Esercitazioni pratiche di elettronica/Logica Combinatoria/Multiplexing di più display a 7 segmenti

Wikibooks, manuali e libri di testo liberi.

• Schema a Blocchi:

Esercitazioni pratiche di elettronica

modifica

Copertina Introduzione Lezioni: Simulazione dei principali circuiti con amplificatore operazionale Differenza fra segnali analogici e segnali digitali Introduzione alle logiche TTL Classi fondamentali dei circuiti digitali I sistemi di numerazione Conversione da base 2 in base 10 Conversione da base 10 in base 2 Conversione da base 10 in base 16 Il ciclo di progetto Software ISE-XILINX Free Webpack: Finestra principale Creazione di un nuovo progetto Creazione di uno schema Creazione di un file VHDL Creazione di una Macchina a Stati Finiti Il file di piedinatura La simulazione L'implementazione su scheda e il test Esercitazioni di Laboratorio:[1] Logica Combinatoria: Implementazione di una funzione Dalla tabella della verità all'implementazione Il multiplexer Implementazione di una funzione tramite multiplexer Il Semisommatore o Half-Adder Il Sommatore completo o Full-Adder Sommare due parole di 4 bit Sommatore a 4 bit di tipo LOOK AHEAD CARRY Il Comparatore Il Comparatore a più bit Il decodificatore da BCD a sette segmenti Il decodificatore da BCD a 7 segmenti in VHDL Multiplexing di più display a 7 segmenti Logica Sequenziale: Flip Flop di tipo D Flip Flop di tipo JK Flip Flop di tipo T Contatore e-o divisore modulo 2 Contatori in cascata Macchine a Stati Finiti Elaborazione di Progetti Complessi Risorse per il laboratorio Laboratorio di Sistemi Acronimi Autori

Il clock assumendo alternativamente gli stati logici 1 e 0 quando applicato al multiplexer seleziona il bus a 4 bits da inviare al decodificatore ed essendo anche applicato ai catodi dei display, (con una semplice decodifica ad 1 bit), attiva il display il cui catodo riceve un valore logico 1.

• Il multiplexer da 2 a 1 x 4:

È costituito da 4 mux da 2 a 1 collegati in parallelo ai due bus di dimensione 4.