Elettronica pratica/CMOS: differenze tra le versioni

Wikibooks, manuali e libri di testo liberi.
Contenuto cancellato Contenuto aggiunto
→‎XOR: cambio avanzamento a 75%
Riga 32: Riga 32:


====NAND====
====NAND====
Benchè la porta NOT sia importante, e semplice, non ci consente di fare molto. NAND tuttavia, pur essendo molto semplice,ci consente di eseguire qualsiasi operazione Booleana che si possa immaginare.

La "rete alzante" per la porta NAND consiste di un paio di transistori tipo-p in parallelo, alimentati uno con l'entrata A e l'altro con l'entrata B. Pertanto la rete sollevante è attiva , e l'uscita della porta è "alta", fino a quando l'una o l'altra di queste etrate è "bassa".

La "rete abbassante" per la porta NAND consiste di un paio di transistori tipo-n in serie, pure ciascuno alimentato da una delle due entrate. Perciò la "rete abbassante" è attiva, e l'uscita della porta è "bassa", solo se entrambe le entrate sono "alte".

{| border="1" rules="1"
|-
! Entrata A
<th>Entrata B
! Uscita
|-
| 0 || 0 || 1
|-
| 0 || 1 || 1
|-
| 1 || 0 || 1
|-
| 1 || 1 || 0
|}


====AND====
====AND====

Versione delle 22:33, 7 feb 2009

CMOS

"CMOS" sta per "C"complementary "Metal"-"Oxide"-"S"emiconductor. Metal-Oxide-Semiconductor fa riferimento al metodo di costruzione del componente (tecnologia FET//Field Effect Transistor//transistore ad effetto campo), e Complementary significa che il CMOS usa enttrambi i transistori cioè sia il tipo "n-MOS" che il tipo p-MOS. I progetti più datati fanno ricorso solamente a transistori del tip "n", e ci si riferisce a loro come Logiche n-MOS.

I transistori ad effetto campo del tipo n-MOS sono attivi ( conducono) quando la loro tensione in entrata è alta, mentre quelli del tipo p-MOS sono attivi quando la loro tensione è bassa.

Tutte le porte del tipo CMOS sono strutturate in due parti: la rete "pull-up" (PUN), strutturata con transistori del tipo "p" e connessa alla sorgente; e la rete "pull down" (PDN), costruita con transistori del tipo "n" e connessa a terra (pure chiamata scarico). Le due parti sono duali logicamente l'una dell'altra, cosicché se la PUN è attiva, allora la PDN è inattiva, e viceversa. In questo modo non ci può essere mai un collegamento diretto tra la sorgente e la terra (in qualsiasi condizione stazionaria).

Il maggiore vantaggio del CMOS sul n-MOS è quello che Il CMOS ha una variazione rapida sia da "alto-a-basso" sia da "basso-a-alto". I' n-MOS transita da "basso-a-alto" solo lentamente, (poiché usa un resistore al posto di un PUN), e giacché la velocità totale del circuito deve tenere conto del caso peggiore, i circuiti n-MOS risultano molto più lenti.

Porte logiche

NOT

Il circuito più semplice CMOS è la porta NOT, o invertitore. Sebbene in maniera semplificata evidenziamo la sttruttura basica della porta NOT:un ingresso che è collegato a delle reti di due transistori, un transistore tipo-p ,sollevante, collegato alla sorgente di alimentazione e un transistore tip-n ,abbassante, collegato a terra, ed una uscita che è alimentata sia dal transistore tipo-p che dal transistore tipo-n.

Quando la tensione d'ingresso è "high" (alta), il transistore tipo-b è inattivo, ed il transistore tipo-n è attivo. Ciò crea una connessione fra la terra e l'uscita della porta, che sospinge l'uscita della porta verso il "basso" (low).

Per contro, quando la tensione d'ingresso è "bassa", il transistore tipo-b è invece attivo, creando una connessione fra l'uscita e la sorgente di alimentazione , che sospinge l'uscita verso l' "alto".

Entrata Uscita
0 1
1 0

NAND

Benchè la porta NOT sia importante, e semplice, non ci consente di fare molto. NAND tuttavia, pur essendo molto semplice,ci consente di eseguire qualsiasi operazione Booleana che si possa immaginare.

La "rete alzante" per la porta NAND consiste di un paio di transistori tipo-p in parallelo, alimentati uno con l'entrata A e l'altro con l'entrata B. Pertanto la rete sollevante è attiva , e l'uscita della porta è "alta", fino a quando l'una o l'altra di queste etrate è "bassa".

La "rete abbassante" per la porta NAND consiste di un paio di transistori tipo-n in serie, pure ciascuno alimentato da una delle due entrate. Perciò la "rete abbassante" è attiva, e l'uscita della porta è "bassa", solo se entrambe le entrate sono "alte".

Entrata A Entrata B Uscita
0 0 1
0 1 1
1 0 1
1 1 0

AND

Una porta AND del tipo CMOS viene costruita pilotando una porta NOT con l'uscita di una porta NAND.

Entrata 1 Uscita 2 Uscita
0 0 0
0 1 0
1 0 0
1 1 1

NOR

"Capovolta" rispetto alla porta NAND, la porta NOR è ottenuta da una rete sollevante di due transistori tipo-p in serie e una rete abbassante di due transistori tipo-n in parallelo.

Entrata 1 Entrata 2 Uscita
0 0 1
0 1 0
1 0 0
1 1 0

OR

As AND is to NAND, OR is to NOR. CMOS OR is constructed by feeding the output of NOR to a NOT gate.


Entrata 1 Entrata 2 Uscita
0 0 0
0 1 1
1 0 1
1 1 1

XNOR

XOR

Se avete seguito attentamente, potete immaginare che una porta XOR sia fatta attaccando una porta NOT alla fine di una porta XNOR; anche se cio suole produrre un circuito corretto, non è il circuito più efficiente. Invece, si possono usare i medesimi 12 transistori e semplicemente spostare i fili. Vene lasciato ciò come esercizio per il lettore.

Entrata1 Entrata 2 Uscita
0 0 0
0 1 1
1 0 1
1 1 0