Micro e nanotecnologia/Microtecnologia/Introduzione alla microtecnologia/La legge di Moore
La legge di Moore è un’osservazione empirica formulata nel 1965 da Gordon Moore, allora direttore della ricerca presso Fairchild Semiconductor e futuro co-fondatore di Intel. Analizzando i primi circuiti integrati, Moore notò che il numero di componenti integrabili su un singolo chip, nella fascia a costo minimo per transistor, era cresciuto rapidamente fin dagli esordi dell’integrazione elettronica. Nella sua prima formulazione, Moore stimò che il numero di componenti integrati — transistor, diodi, resistori e condensatori — sarebbe raddoppiato ogni anno per almeno un decennio, mantenendo costi di produzione convenienti. Questa previsione si dimostrò sorprendentemente accurata e divenne uno dei principi guida dell’industria dei semiconduttori. Negli anni successivi, con l’evoluzione della tecnologia, la formulazione venne aggiornate: a partire dagli anni ’70 si parla comunemente di raddoppio ogni 18–24 mesi della densità di transistor.
La legge di Moore non è una legge fisica, ma un trend osservato, dettato da fattori economici, industriali e tecnologici; si riferisce principalmente alla densità di transistor ottenibile con un costo minimo per chip, non direttamente alla potenza di calcolo o alla frequenza dei processori. Il suo ruolo nell’industria è stato anche normativo: per decenni ha funzionato come roadmap e come obiettivo da raggiungere per produttori e ricercatori.
Nei decenni successivi alla sua formulazione, la legge di Moore è stata resa possibile grazie a una serie di miglioramenti tecnologici: miniaturizzazione dei transistor (scaling); la riduzione delle dimensioni del transistor. Tali miglioramenti sono descritti in parte dalle regole di Dennard scaling che prevedono di aumentare sia il numero di transistor per unità di area che ridurre i consumi di potenza ed aumentare la velocità di commutazione.
L’evoluzione delle tecniche litografiche ha consentito la produzione di strutture sempre più piccole dal micrometro al nanometro e dall’uso di radiazione estesa nella radiazione ultravioletta all’attuale litografia EUV (Extreme Ultraviolet). Inoltre sono stati fatti dei miglioramenti tecnologici
L’aumento della complessità dei chip è evidente osservando il numero di transistor nel tempo:
| Anno | Microprocessore | Numero transistor |
|---|---|---|
| 1971 | Intel 4004 | 2300 |
| 1974 | Intel 8080 | 6000 |
| 1982 | Intel 80286 | 134000 |
| 1985 | Intel 80386 | 275000 |
| 1993 | Pentium | 3,1 milioni |
| 2000 | Pentium 4 | 42 milioni |
| 2006 | Core 2 Duo | 291 milioni |
| 2020 | Apple M1 | 16 miliardi |
| 2023 | NVIDIA H100 | 80 miliardi |
Questa crescita segue con buona approssimazione la curva esponenziale prevista dalla legge di Moore.
La legge di Moore ha rappresentato per oltre mezzo secolo il motore dell’informatica moderna e uno dei trend tecnologici più influenti della storia. Pur non essendo più valida nel suo senso originario, continua a essere un riferimento per comprendere: l’evoluzione dei semiconduttori, la miniaturizzazione dei transistor, l’aumento della complessità dei sistemi elettronici.
Oggi il ritmo del progresso è sostenuto da strategie complementari: architetture innovative, integrazione tridimensionale, nuovi materiali e acceleratori specializzati. La legge di Moore non è più una previsione quantitativa, ma rimane un simbolo dell’ingegnosità dell’elettronica contemporanea.
Rallentamento e limiti della legge di Moore
[modifica | modifica sorgente]A partire dagli anni 2000 e in particolare dal 2010 in avanti, i principali produttori di semiconduttori hanno iniziato a osservare un rallentamento nella capacità di mantenere il raddoppio sistematico previsto da Moore; in quanto vi sono dei limiti fisici dovuti sia agli effetti quantistici nei canali sempre più sottili che alla difficoltà nel controllare perdite e correnti parassite. Inoltre si ha un aumento della dissipazione termica. Altro problema sono i limiti economici in quanto i costi delle fabbriche (fab) sono cresciuti enormemente: una fab EUV moderna può superare i 20 miliardi di dollari, e in più le maschere litografiche avanzate sono sempre più costose e complesse. Si hanno pure dei limiti tecnologici dovuti sia alla complessità crescente nel realizzare transistor sempre più piccoli e tridimensionali che alle imprecisioni litografiche ai limiti della fisica della luce EUV.
Miglioramenti nei materiali e nei processi
[modifica | modifica sorgente]Negli ultimi decenni, il mantenimento della legge di Moore è stato possibile grazie a continue innovazioni nei materiali e nelle tecniche di fabbricazione. Per molti anni il gate dei transistor MOSFET è stato realizzato con un sottile strato di biossido di silicio (SiO2) come ossido e con polisilicio come materiale del gate. Riducendo le dimensioni del transistor, lo strato di SiO2 è divenuto talmente sottile da causare correnti di perdita insostenibili. A partire dalla metà degli anni 2000 si è quindi introdotto un ossido ad alta costante dielettrica (high-k), come il biossido di afnio (HfO2), che permette un migliore controllo del canale anche con spessori fisici maggiori. Inoltre si sono realizzati gate in metallo, per sostituire il polisilicio migliorando così la conducibilità e eliminando l’effetto di poly depletion[1]. Questa innovazione ha permesso di continuare lo scaling del gate quando i materiali tradizionali erano giunti al limite fisico.
Nuovi transistor
[modifica | modifica sorgente]Una delle trasformazioni più significative è stata il passaggio dal transistor planare tradizionale al transistor tridimensionale. Nel 2011 viene sviluppato il FinFET, utilizza una pinna verticale (fin) come canale; il gate avvolge il canale su tre lati, migliorando drasticamente il controllo elettrostatico. Il migliore controllo del canale riduce le correnti di perdita, permette un funzionamento a tensioni più basse e consente la realizzazione di transistor ancora più piccoli. L’evoluzione attuale si muove verso il GAAFET (Gate-All-Around FET) con nanolamina[2], dove il gate circonda completamente il canale, aumentando ulteriormente il controllo elettrostatico.
Isolanti più sottili e controllati
[modifica | modifica sorgente]La fabbricazione dei transistor richiede strati isolanti estremamente sottili e uniformi, spesso inferiori al nanometro. Ogni generazione tecnologica ha introdotto sia migliori tecniche di ossidazione e deposizione (Atomic Layer Deposition), che la riduzione delle imperfezioni atomiche con un miglior controllo della rugosità e dello spessore per avere minori correnti di tunneling quantistico. Questi progressi sono stati fondamentali per mantenere basso il consumo energetico nonostante la crescente densità dei dispositivi.
Nodi tecnologici e misure di scala
[modifica | modifica sorgente]Un equivoco comune riguarda i cosiddetti nodi tecnologici (ad es. 7 nm, 5 nm, 2 nm). Nei primi decenni della microelettronica queste denominazioni descrivevano direttamente dimensioni fisiche come: lunghezza del canale del transistor, spessore dell’ossido, dimensione delle linee litografiche. Oggi i nomi dei nodi non corrispondono più a misure fisiche univoche: sono etichette commerciali che indicano una famiglia di tecnologie, non una dimensione effettiva. La geometria interna dei transistor FinFET o GAAFET, infatti, non può essere riassunta da un singolo numero.
Note
[modifica | modifica sorgente]- ↑ La poly depletion è un fenomeno in cui il gate in polisilicio sviluppa una zona povera di portatori vicino all’ossido.Questa zona agisce come uno strato isolante aggiuntivo e peggiora il controllo del gate sul canale. Quando si è tentato di rendere l’ossido di gate sempre più sottile (sotto ~1.2 nm), la poly depletion diventava un limite fisico.
- ↑ Una nanolamina è un tipo avanzato di transistor GAAFET (Gate-All-Around FET) in cui il canale del transistor non è più una pinna verticale (come nei FinFET), ma una sottile lamina orizzontale di silicio, larga pochi nanometri. Le nanolamine sono impilate verticalmente (2–3 lamine), e il gate avvolge ciascuna lamina su tutti i lati.
BIBLIOGRAFIA
[modifica | modifica sorgente]- Howard Huff; Into the nano era: Moore's law beyond planar silicon CMOS; Vol. 106; Springer Science & Business Media; (2008).