Differenze tra le versioni di "Elettronica pratica/CMOS"

Jump to navigation Jump to search
nessun oggetto della modifica
(+sommario)
==CMOS==
 
"La tecnologia [[w:CMOS|CMOS]]" sta per "'''C"complementary'''omplementary "Metal"-"Oxide"-"'''M'''etal '''O'''xide '''S"'''emiconductor. La parte del nome ''Metal- Oxide- Semiconductor'' fa riferimento al metodo di costruzione del componente (con tecnologia FET// (Field Effect Transistor// - transistore ad effetto campo), e ''Complementary'' significa che il CMOS usa enttrambientrambi i transistori cioè sia il tipo "n-MOS" che il tipo "p-MOS". I progetti più datati fanno ricorso solamente a transistori del tiptipo "n", e ci si riferisce a loro come [[w: Logiche n-MOS|Logiche n-MOS]].
 
I transistori ad effetto campo del tipo n-MOS sono attivi ( conducono) quando la loro tensione in entrata è alta, mentre quelli del tipo p-MOS sono attivi quando la loro tensione è bassa.
 
Tutte le porte del tipo CMOS sono strutturate in due parti: la rete "pull-up" (PUN), strutturata con transistori del tipo "p" e connessa alla sorgente; e la rete "pull down" (PDN), costruita con transistori del tipo "n" e connessa a terra (pure chiamata scarico). Le due parti sono duali logicamente l'una dell'altra, cosicché se la PUN è attiva, allora la PDN è inattiva, e viceversa. In questo modo non ci può essere mai un collegamento diretto tra la sorgente e la terra (in qualsiasi condizione stazionaria).
 
Il maggiore vantaggio del CMOS sul n-MOS è quello che Ilil CMOS ha una variazione rapida sia da "alto-a-basso" sia da "basso-a-alto". I'Il tipo n-MOS invece transita da "basso-a-alto" solo lentamente, (poiché usa un resistore al posto di un PUN), e giacché la velocità totale del circuito deve tenere conto del caso peggiore, i circuiti n-MOS risultano molto più lenti.
 
==Porte logiche==
[[image:OR ANSI.svg|OR symbol]]
 
As AND is to NAND, OR is to NOR. CMOS OR is constructed by feeding the output of NOR to a NOT gate.
 
 
Utente anonimo

Menu di navigazione